無償版があるため、設計者御用達のMentor Graphic社製ModelSimという論理シミュレータの使い方解説本。仕事からHDLの世界へ入った為、職場で使われていたCadence社のncverilogしか使ったことがなかったものの、私用でちょっと試す用途では高価なsimulatorは使用できないため、ModelSimも覚えねばと購入した本。最近のxilinx系の開発環境では付属しなくなったらしいですが、昔のxilinx ISE webpackやAltera社のQuartous II Web Editionでは無償版が使用できるため、重宝します(ただし設計規模によってsimulation速度に制限が掛る為、仕事での使用には向かないですが)。 個人的にはsimulation用にコンパイル(HDLのインタプリタ実行よりネイティブ環境にコンパイルした方が高速実行できるので今時はコンパイルされます)できて、simulation実行できて、見たい信号選択出来て、波形変化の因果関係を追っかけられればとりあえず良いですが、その効率的な方法とか何か裏技ないかなと思い購入。 とりあえず、基本の操作法を中心にテストベンチ記述等が記載されています。ModelSimの最初の取りかかりを得るのに役に立つかもしれません。 >> 続きを読む
デジタルなICの現在的な主流設計手法、HDL、および実装方法としてのPLD、FPGA、ASICに関して、基礎から体系的に解説している良書。FPGA vs ASICの損益分岐点計算まで解説している。主に、デジタルな回路の設計とはから述語論理の基礎、FET/CMOSとは、HDL、プロセッサを構成するための基本的な回路(加算器や乗算器、除算器)等を説明している。 その分野に興味のある人、仕事上どうしてもその分野に携わらねばならない人必読の書。
この本はHDLによる設計における論理合成プロセス(RTLをNetlistに変換するプロセス)に関する論理合成可能な記述パターンを記した本。HDLではどんな記述を行っても論理合成でき、意図した動作をするLSIができるわけではありません。そもそもHDLの歴史を遡ると回路動作を記述してシミュレートするための言語(Verilog-HDL等)に遡ります。VHDLでもそうですが、HDLは基本はデジタル回路シミュレーションのための言語です。その後、論理合成技術の発達によりそのシミュレーション記述の一部が回路にそのまま落とし込めるようになりました。ですので、シミュレーションができる記述と言う記述の集合があり、その中に論理合成可能かつ安全に論理合成できる記述の集合があります。シミュレーションのみできる記述をビヘイビアモデルと呼び、テストベンチ記述やTLMレベルの記述(アーキテクチャ探索用)に用いられます。他方で実際のLSIに向けての記述は必ず論理合成可能でなくてはならず、論理合成可能な記述はRTL(Register Transfer Level)記述である事が求められます(RTLと言うと一般的には論理合成可能な記述を意図している記述と意味します)。では実際に論理合成可能な記述とはどういう物なのか、どういった所に気をつけると(実装面積や遅延時間的に)効率的なのか、どういった記述は基本的に避けなければならないのか(ラッチとか)と言ったことが記載されているのがこの本です。論理合成ツールによっても若干違いが出てくるとは思いますが、だいたいはこの本の記述を参考にすればいけるはずです。 >> 続きを読む